FPGA 10

Signal Tap Logic Analyser

altera USB blaster를 보드에 연결하고 프로그램을 다운로드한다.정상적으로 다운로드가 되면 Ready to acqure가 표시된다.setup tap을 열고 double click하여 node finder를 연다. 표시하고자 하는 entity를 선택한다. List를 선택하면 신호가 다음과 같이 표시된다.Filter : Signal tap:pre-synthesis신호를 선택하면 Nodes Found 창에 나타난다. insert를 누르면 setup 창에 표시된다.Run Analysis 를 누르면 신호파형을 볼 수 있다.

FPGA 2025.02.08

Quartus simulation

Project window에서 mouse right click  필요한 파일을 모두 추가한다.   내부변수 확인을 위해 다음에 ckeck하고 저장한다.  compile 정상적으로 끝나면 아래와 같이 표시된다. optimization을 double click하면 simulation이 시작된다. objedt window에서 출력하고자하는 변수를 wave window로 추가한다.완료되면 ctrl-s를 눌러 저장한다.   저장한 파일이 있으면 do wave.do를 이용하여 불러오기를 한다. run 10000 명령을 이용하여 simulation을 실행한다.  graph로 표시하고 싶은 변수는 format/alalog를 이용하여 표시한다.     library ieee;use ieee.std_logic_1164.a..

FPGA 2021.05.01