uncontrainsted signal

 

 

 

 

 

 

 

 

HPOFPGA.out.sdc

 

#**************************************************************
# Set Input Delay
#**************************************************************

set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_0_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_1_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_2_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_3_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_4_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {a_16550_uart_5_rs_232_serial_sin}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {altera_reserved_tck}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {altera_reserved_tdi}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {altera_reserved_tms}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {clk_clk}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[0]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[1]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[2]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[3]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[4]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[5]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[6]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {pio_1_external_connection_export[7]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {reset_reset_n}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[0]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[1]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[2]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[3]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[4]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[5]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[6]}]
set_input_delay -add_delay  -clock [get_clocks {clk_clk}]  3.000 [get_ports {ufosram_0_conduit_end_ufodata[7]}]